Welcome to RealFast!
Verilog för konstruktion (2 dagar)
Kursdatum och
ort "on-site"
Anmälan och
priser
Denna kurs lär deltagarna hur man konstruerar snabbt och effektivt med
Verilog, parallellt som grundläggande teori lärs ut! Varje Verilog-kommando
diskuteras både ur teorisynpunkt, men även hur effektiv den är att använda vid
konstruktion samt vad den resulterar i på kisel.
Kursen ger deltagarna grundläggande teori samt praktik, genom de många
laborationer, i Verilog-konstruktion. Kursen fokuserar på hur man skriver
effektiv Verilog-kod för FPGA, ASIC och PLD och vänder sig främst till
elektronikkonstruktörer, systemkonstruktörer och teknikstrateger.
Alteras och Xilinx olika FPGA teknologier förklaras och under laborationerna lär sig deltagarna
använda programvara för implementation av sin Verilog-kod mot FPGAer.
Även jämförelser, olikheter och likheter, mellan olika FPGAer och teknologier belyses både i teori och under laborationerna.
Verilog kommer alltmer till användning även i Sverige. En av huvudorsakerna
är den ökade IP användningen. En mycket stor andel av de IP-komponenter som
finns på marknaden är konstruerade i Verilog, varför behov föreligger även för
de som normalt inte konstruerar i Verilog. Efter denna kurs kommer deltagarna
att kunna förstå och modifiera IP-komponenter skrivna i Verilog.
Kursen motsvarar de första 2 dagarna på 3-dagarskursen "SystemVerilog för konstruktion och verifiering"
Dokumentation: Eget material.
Verktyg: Vi använder "state of the art" verktyg från vår
samarbetspartner Mentor Graphics, bl. a. ModelSim (simulator).
Kursdatum
och ort
Anmälan och priser
|