Norton 360

Welcome to RealFast!

VHDL för konstruktion (3 dagar)

Kursdatum och ort    "on-site"     Anmälan och priser

Denna kurs lär deltagarna hur man konstruerar snabbt och effektivt med VHDL, parallellt som grundläggande teori lärs ut! Kursen är utvecklad i Sverige och anpassad för att ge en flygande projektstart till konstruktörer (dvs kursen är Ej skriven i USA och svensk lärare bara "läser upp den"...). Varje VHDL-kommando diskuteras både ur teorisynpunkt, men även hur effektiv den är att använda vid konstruktion samt vad den resulterar i på kisel.

Alteras och Xilinx olika FPGA teknologier förklaras och under laborationerna lär sig deltagarna använda Alteras resp. Xilinx programvara för implementation av sin VHDL-kod mot FPGAer. Även jämförelser, olikheter och likheter, mellan FPGAers teknologier belyses både i teori och under laborationerna.

Kursen ger deltagarna grundläggande teori samt praktik, genom de många laborationer, i VHDL-konstruktion. Kursen fokuserar på hur man skriver effektiv VHDL-kod för FPGA, ASIC och PLD och vänder sig främst till elektronikkonstruktörer, systemkonstruktörer och teknikstrateger.

Kursen beskriver även hur man gör VHDL-modeller avsedda för simulering.

I slutet av kursen konstrueras delblock till en 8-bitars CPU, som provkörs i slutet av kursen genom att exekvera kod i en systemsimulering.

Dokumentation: Eget material samt boken "VHDL för konstruktion", 520 sidor, av vår kurslärare Stefan Sjöholm.

Verktyg: Vi använder "state of the art" verktyg Modelsim, Quartus II etc.) från våra samarbetspartners.

Dag 1

Välkomna

Introduktion till Model Sim

Introduktion till VHDL

Introduktion till Alteras FPGAer

  • För- och nackdelar med VHDL
  • Vad är syntes
  • Entity/ Architecture
  • ...

Lab 1: ModelSim samt konstruktion av en komponent i VHDL

Parallell VHDL

  • Signaltilldelning
  • Fördröjningsmoder
  • Delta tid
  • Samtidighet
  • Parallella VHDL kommandon
  • Objekt, typer och klass
  • Vektorer
  • Operatorer
  • Init value
  • ...

Lab 2: Parallell VHDL

Sekvensiell VHDL

  • Variabler
  • Sekvensiella VHDL kommandon
  • Synkrona/kombinatoriska processer
  • Klockflanksbeskrivningar
  • Asynkron och synkron reset
  • Latchar
  • Praktiska konstruktionstips
  • ...

Lab 3: Sekvensiell VHDL

Dag 2

Lab 3b: Sekvensiell VHDL, 7 segment display,

Library, package och subprogram

  • Libraries
  • Packages
  • Functions
  • Procedures
  • Overloading
  • ...

Lab 4: Subprograms and packages

Structural VHDL

  • Component declaration
  • Component specification
  • Component instantiation
  • Generic map
  • Oanslutna ingångar/utgångar
  • Praktiska konstruktionstips
  • ...

Lab 5: Structural VHDL

Dag 3

Tillståndsmaskiner

  • Moore/Mealy
  • Tillståndskodning
  • Varianter av tillståndsmaskiner
  • ...

Lab 6: Tillståndsmakiner

Konstruktionsmetodik

  • Top Down
  • Bottom up
  • Teori
  • Syntesverktyg
  • Hierarkier
  • ...

Sammanfattning av olika konstruktionsstilar i VHDL

  • Sekvensiella kommandon resp. parallella

Snabb prototypframtagning

Lab 7: Från VHDL till Kisel. Styrning av en stegmotor.

Projekt, konstruktion av en 8-bitars CPU

  • CPU Arkitektur
  • Hur man konstruerar en CPU med VHDL
  • Projektgenomgång

Lab 8: Programräknare, adress register och stack till en CPU

Lab 9: Systemsimulering och exekvering av kod i den konstruerade CPU:n i kursen

Sammanfattning

Utvärdering

Kursdatum och ort    Anmälan och priser


© Copyright 2001-2012 - RealFast Education AB. All rights reserved.
webmaster@realfast.se
.
.
RF Education
Careers at RealFast
Latest News
Contact us
webmaster@realfast.se