Avancerad VHDL-konstruktion  
(3 dagar, "Medelhavet" 5 dagar)

Kursdatum och ort    "on-site"     Anmälan och priser

Då kretsarna blir allt större behöver konstruktörerna kunskap hur man effektivt konstruerar komplexare system med hjälp av VHDL, vilket bl. a. lärs ut i denna kurs.

I kursen ges deltagarna fördjupad VHDL-kunskap både för konstruktion och teori. Till kurserna under 2014 kommer även VHDL-2008 inkl Property Specification Language (PSL) ingå!

Kursen lägger stor tungvikt på area- och timingavvägningar/optimeringar av VHDL-kod. Deltagarna lär sig hur man kraftigt förbättrar prestandan (ofta 50%) och/eller kraftigt minska arean (ofta 50%) genom att tillämpa de konstruktionsmetoder och kodtrick som lärs ut under kursen. Dessa konstruktionsmetoder och kodtrick är unika för denna kurs!

Alteras och Xilinx olika FPGA teknologier förklaras och under laborationerna lär sig deltagarna använda Alteras resp. Xilinx programvara för implementation av sin VHDL-kod mot FPGAer. Även jämförelser, olikheter och likheter mellan olika FPGAer teknologier belyses både i teori och under laborationerna.

Vidare presenteras olika metoder att konstruera tex effektivare styrlogik, tillståndsmaskiner, datavägar, mm. Kursen innehåller även genomgång av nya VHDL-standarder och dess användning i konstruktion och modellering samt diskuterar hur VHDL skall användas och hur konstruktionen skall partitioneras för "system om silicon" samt större VHDL-konstruktioner.

Under 2000-talet har det varit en trend att flytta hårdvara till mjukvara. Genom ett forskningsprojekt mellan Mälardalens Högskola och ABB har det utformats en konstruktionsmetodik, inkluderande beteende controller, pipelining, resursdelning, hand-havande av IP, ... som möjliggör att på ett strukturerat, effektivt och snabbt sätt göra det motsatta, överföra hela mjukvaran från 8/16-bitars µP till VHDL/FPGA (dvs ersätta µP med en FPGA). Resultatet har visat sig i skarpa projekt resultera i både billigare, betydligt snabbare elektronik samt kortare "time to market" vilket också har uppmärksammats i flertalet facktidningar.

Två av kursdagarna skall ses som en introduktion till denna konstruktionsteknik. I kursen kommer några av de nödvändig metoderna som möjliggör detta läras ut, nämligen component pipelining, datapath pipelining, control pipelining samt resursdelning både på RT-nivå samt beteendenivå. Dessa konstruktionstekniker kan även med mycket stor fördel användas i traditionell VHDL-konstruktion för att förbättra prestanda samt minska arean.

Kursen ger deltagarna avancerad teori samt praktik, genom de många laborationer, i VHDL-konstruktion. Kursen fokuserar på hur man skriver effektiv VHDL-kod för ASIC, FPGA och PLD och vänder sig främst till elektronikkonstruktörer, systemkonstruktörer och teknikstrateger.

Förkunskaper: Deltagit i en 3-dagars grundkurs i VHDL och/eller genomfört ett antal VHDL-projekt.

Dokumentation: Eget material samt boken "VHDL för konstruktion", 520 sidor, av vår kursledare Stefan Sjöholm.

Verktyg: Vi använder "state of the art" verktyg från vår samarbetspartners.